真理値表論理式コンバータ

PLD論理設計ツール

ソフト詳細説明

　ＡＢＥＬ風のテストベクタ記述の真理値表を簡単化してＡＢＥＬ風の論理記述式に変換して出力に出力します。

▼ 真理値表と状態遷移表の書式は ABEL のものを使います。論理式は ABEL のものを使います。ステートマシンの記述は独自のもので ABEL と互換性はありません。

▼ 設計方法

□ 組合わせ回路は真理値表で設計します
1.TFED又はTFCVで真理値表を作成。
2.KMXで論理式を生成。(ーa オプション)
3.LSIMでシミュレーション。
4.TFED又はTFCVで真理値表を修正。

□ 順序回路はステートマシンで設計します。
1.ステートマシンのソースファイルをエディッタで作成。
2.STでソースファイルを状態遷移表に変換します。
3.KMXで状態遷移表から論理式を生成します。(ーa オプション)
4.KMSで論理式をラッチを使った論理式に変換します。
5.LSIMでシミュレーションをします。
6.ステートマシンのソースファイルをエディッタで修正。

□ ハードウェア記述言語使う場合はLSIM用 HDL で設計します.
1.LHDLのソースファイルをエディッタで作成。
2.LHDLでコンパイルして真理値表、状態遷移表、論理式とバッチ・ファイルを得ます.
3.LHDLで生成したバッチを実行するとKMX,KMS,LCを使って論理式が生成されます.
4.LSIMでシミュレーションをします。
5.LHDLのソースファイルをエディッタで修正。