add_sub_files.lzh ( Filesize: 35,390 )
組み込みエンジニア入門者向けの勉強サイト
『コンピュータを設計しよう!』
内の「負の数と減算器」の章で使用してる
回路図(ブロック図)、verilogHDL、VHDL、シミュレーション波形
などのファイルをまとめたものです。
目的を問わず、ご自由に利用・再配布いただけます。
ソフト名: | コンピュータを設計しよう!負数減算器関連ファイル集 |
---|---|
動作OS: | Windows XP |
機種: | IBM-PC |
種類: | フリーソフト |
作者: | アイン |